TSMC раскрыла планы HBM4 и HBM4E: новые поколения памяти для AI-ускорителей

На прошлой неделе TSMC представила свои планы по развитию памяти HBM, в том числе новых поколений HBM4 и HBM4E. Эти технологии обещают значительные улучшения по сравнению с HBM3E, востребованной в ускорителях искусственного интеллекта.

В основе HBM4 лежит новая логическая матрица, созданная в соответствии с технологическим стандартом TSMC N12, что позволяет снизить рабочее напряжение с 1,1 В до 0,8 В. А HBM4E использует принципиально другую матрицу – C‑HBM4E, переходя на техпроцесс N3P, снижая напряжение до 0,75 В и перемещая контроллер памяти на базовый слой.

В результате будущие объекты памяти продемонстрируют полутора- и многократное улучшение энергоэффективности, а также более современные производственные параметры. Это будет особенно полезно для ускорителей AMD Instinct MI400 и NVIDIA Vera Rubin, запланированных к выпуску в следующем году.